



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

**This is to certify that the following application annexed hereto  
is a true copy from the records of the Korean Intellectual  
Property Office.**

출 원 번 호 : 특허출원 2003년 제 0065634 호  
Application Number 10-2003-0065634

출 원 년 월 일 : 2003년 09월 22일  
Date of Application SEP 22, 2003

출 원 인 : 엘지이노텍 주식회사  
Applicant(s) LG INNOTECH CO., LTD.

2004 년 10 월 1 일

특 허 청

COMMISSIONER



【서지사항】	
특류명	특허출원서
분리구분	특허
수신처	특허청장
발조번호	0004
출원일자	2003.09.22
국제특허분류	H01L
발명의 명칭	발광 다이오드 및 그 제조방법
발명의 영문명칭	LIGHT EMITTING DIODE AND METHOD FOR MANUFACTURING LIGHT EMITTING DIODE
출원인	
【명칭】	엘지이노텍 주식회사
【출원인 코드】	1-1998-000285-5
대리인	
【성명】	허용록
【대리인 코드】	9-1998-000616-9
【포괄위임 등록번호】	2002-038994-0
발명자	
【성명의 국문표기】	정혜정
【성명의 영문표기】	JUNG,Hea Jung
【주민등록번호】	761011-2659410
【우편번호】	500-815
【주소】	광주광역시 북구 매곡동 214-16 공간아파트 214호
【국적】	KR
비지	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 허용록 (인)
수수료	
【기본출원료】	17 면 29,000 원
【가산출원료】	0 면 0 원
【우선권 주장료】	0 건 0 원
【심사청구료】	0 횟 0 원
【합계】	29,000 원
첨부서류	1. 요약서·명세서(도면)_1종

【요약서】

【요약】

본 발명은 발광 다이오드의 P 전극 콘택 부분에 배치되어 있는 TM층을 스트라이프 형태로 형성함으로써 광효율을 향상시킬 수 있는 발광 다이오드 및 그 제조 방법을 개시한다. 개시된 본 발명은 기판, 제 1 질화갈륨층, 활성층, 제 2 질화갈륨층 전극을 포함하는 발광 다이오드에 있어서, 사파이어 기판 상에 배치되어 있는 N형 질화갈륨층: 상기 N형 질화갈륨층 상의 일측에 배치되어 있는 N전극: 상기 N형 질화갈륨층 상에 배치되어 광을 발생시키는 활성층: 상기 활성층 상에 배치되어 있는 P형 질화갈륨층: 상기 제 2 질화갈륨층 상에 투명 금속이 소정의 간격으로 배치되어 있는 TM층:을 포함하는 것을 특징으로 한다.

여기서, 상기 TM층은 투명금속이 일정한 간격으로 배치되어 있는 스트라이프상이고, 상기 TM층은 상기 발광 다이오드 전극의 콘택부 외부의 전 영역에 배치되는 것을 특징으로 한다.

【표도】

도 3

【인어】

1, Stripe, 활성층, 질화갈륨, P, N

【명세서】

발명의 명칭]

발광 다이오드 및 그 제조방법 [LIGHT EMITTING DIODE AND METHOD FOR  
UFACTURING LIGHT EMITTING DIODE]

궤면의 간단한 설명]

도 1은 종래 기술에 따른 발광 다이오드의 TM 메탈, P 전극, N 전극 구조를 도  
한 평면도.

도 2는 상기 도 1의 A-A' 부분의 수직 단면도.

도 3은 본 발명에 따른 발광 다이오드의 TM 메탈, P 전극, N 전극 구조를 도시  
평면도.

도 4는 상기 도 3의 B-B' 부분의 수직 단면도.

도 5a 내지 도 5c는 본 발명에 따른 스트라이프 구조를 갖는 TM 메탈 형성 방법  
설명하기 위한 도면.

도 6a 내지 도 6c는 본 발명에 따른 다른 실시 예에 의한 TM 메탈 형성 방법을  
명하기 위한 도면.

•도면의 주요 부분에 대한 부호의 설명•

201: 사파이어 기판 202: N형 질화갈륨층

204: 활성층 205: N 전극

206: P형 질화갈륨층 207: TM층

발명의 상세한 설명]

발명의 목적]

발명이 속하는 기술분야 및 그 분야의 종래기술]

본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 광다이오드에서 빛을 외부로 방출하는 영역 상에 형성되는 TM(Transparent Metal) 탈을 스트라이프 구조를 갖도록 하여 광효율을 향상시킬 수 있는 발광 다이오드 및 제조 방법에 관한 것이다.

일반적으로, 발광다이오드(Light Emitting Diode: 이하 LED라고 함)는 화합물 반도체의 특성을 이용하여 전기를 격외선 또는 빛으로 변환시켜 신호를 보내고 받는 사용되는 반도체의 일종으로 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자화 기기 등에 사용된다.

상기 LED의 동작원리는 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음(Positive-negative)의 접합(junction) 부분을 통해 전자와 정공이 이동하면서 서 재결합하는데, 전자와 정공의 결합에 의하여 에너지 준위가 떨어지게 되는데 이너지 준위가 빛으로 방출되는 것이다.

또한, LED는 보편적으로 작은 크기로 제작되며, 엑족시 몰드와 리드 프레임 및 B에 실장된 구조를 하고 있다. 현재 가장 보편적으로 사용하는 LED는 5mm(T 1 4) 플라스틱 패키지(Package)나 특정 응용 분야에 따라 새로운 형태의 패키지를 개하고 있다. LED에서 방출하는 빛의 색깔은 반도체 칩 구성원소의 배합에 따라 파장 만들며 이러한 파장이 빛의 색깔을 결정 짓는다.

특히, LED는 정보 통신 기기의 소형화, 슬림화(slim) 추세에 따라 기기의 각종 부품인 저항, 콘덴서, 노이즈 필터 등은 더욱 소형화되고 있으며 PCB(Printed Circuit Board: 이하 PCB라고 함) 기판에 직접 장착하기 위하여 표면실장소자(Surface Mount Device)형으로 만들어지고 있다.

이에 따라 표시소자로 사용되고 있는 LED 램프도 SMD 형으로 개발되고 있다. 이러한 SMD는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 컬러를 나타내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.

그리고, 최근 들어 반도체 소자에 대한 고밀도 집적화 기술이 발전되고 수요자 요구에 따라 보다 컴팩트한 전자제품을 선호함에 따라 표면실장기술(SMT)이 널리 사용되고, 반도체 소자의 패키징 기술도 BGA(Ball Grid Array), 와이어 본딩, 플립칩 본딩 등 칩 공간을 최소화하는 기술이 채택되고 있다.

도 1은 종래 기술에 따른 발광 다이오드의 TM 메탈, P 전극, N 전극 구조를 나타낸 평면도이다.

도 1에 도시된 바와 같이, 발광 다이오드(100)를 상부에서 바라본 평면도는 P 전극(103)과 N 전극(105)이 상기 발광 다이오드(100) 양측에 배치되어 있고, 상기 발광 다이오드(100)의 전 영역 상에는 투과 금속층(TM: Transparent Metal:107)이 배치되어 있다.

상기 투과 금속층(107)은 상기 발광 다이오드(100)의 활성층에서 발생하는 광이 추출되는 영역으로써, 투명한 도전성 금속 계열을 사용한다.

도 2는 상기 도 1의 A-A' 부분의 수직 단면도이다.

도 2에 도시된 바와 같이, 사파이어 기판 (101) 상에 N형 질화갈륨층 (GaN : 102) 성장시킨 다음, 상기 N형 질화갈륨층 (GaN buffer layer: 102) 이 형성된 일측에 N 국 (105)을 형성한다. 상기 사파이어 기판 (101) 상에 3족 계열의 원소들 박막 성장 기 위해서는 일반적으로 금속유기화학기상증착법 (Metal Organic Chemical Vapor position: MOCVD)을 사용한다.

n형 도펀트를 형성하기 위해서는 사수소화 실리콘 (SiH4) 가스를 이용한 실리콘이 사용되었다. 모든 삼원계 질화물 박막 성장은 수소 가스 분위기 하에서 이루어지는. 질화갈륨을 성장하기 위해서는 질소 가스를 사용한다.

상기 N형 질화갈륨층 (GaN :102)이 성장되면, 상기 N형 질화갈륨층 (102) 상에 란 층 (104)을 성장시킨다. 상기 란층 (104)을 발광 영역으로서 질화인듐갈륨 (InGaN) 로된 발광체 물질을 첨가한 반도체 층이다. 상기 란층 (104)이 성장되면, 계속해 P형 질화갈륨층 (106)을 형성한다.

상기 P형 질화갈륨층 (106)은 상기 N형 질화갈륨층 (102)과 대조되는 것으로 p형 편트를 첨가하여 형성한다. 그러므로 상기 N형 질화갈륨층 (102)은 외부에 인가되는 압에 의하여 전자들이 이동하고, 상대적으로 상기 P형 질화갈륨층 (106)은 외부에 가되는 전압에 의하여 정공 (hole)들이 이동하게 되는데, 이 전자와 정공이 서로 결합하게 발광하게 된다.

상기 P형 질화갈륨층 (106) 상에 투명한 금속계열의 TM층 (107)을 형성하여 상기 성층 (104)에서 발생하는 광을 무과시켜 외부로 발광하게 된다.

상기 TM 층 (107)을 형성한 다음, P 전극 (103)을 형성하여 발광 다이오드를 완성  
게 된다.

그러나, 상기와 같이 사파이어 기판을 사용하여 발광 다이오드를 형성하는 방법  
, 질소계열의 필름 (Nitride film)이 상기 사파이어 기판의 굴절율보다 크기 때문에  
활성층에서 발생하는 광이 상기 질소계열의 필름층을 투과하여 TM층으로 방출된다.

이때, 방출되는 광이 전극에서 반사되거나 흡수될 경우 광효율이 떨어지게 되는  
, 특히 투명성 금속으로된 TM층에서 빛을 흡수하기 때문에 방출되는 광량이 줄어들  
된다.

그리고 발광 다이오드에서 발생하는 광은 대부분이 P 전극을 통하여 외부로 방  
되므로, 이와 같은 광효율 저하는 전체적으로 외부로 방출하는 양자 효율 (external  
entum efficiency) 저하를 야기는 문제가 있다.

발명이 이루고자 하는 기술적 과제】

본 발명은, 발광 다이오드에 배치되는 TM층의 전면을 스트라이프 구조를 갖도록  
함으로써 외부로 방출되는 광효율을 향상시킬 수 있는 발광 다이오드 및 그 제조 방  
을 제공함에 그 목적이 있다.

발명의 구성】

상기한 목적을 달성하기 위한, 본 발명에 따른 발광 다이오드는,

기판, 제 1 질화갈륨층, 활성층, 제 2 질화갈륨층 및 전극을 포함하는 발광 다  
오드에 있어서,

사파이어 기판 상에 배치되어 있는 N형 질화갈륨층;



상기 N 형 질화갈륨층 상의 일측에 배치되어 있는 N전극;

상기 N형 질화갈륨층 상에 배치되어 광을 발생시키는 활성층;

상기 활성층 상에 배치되어 있는 P형 질화갈륨층;

상기 제 2 질화갈륨층 상에 투명 금속이 소정의 간격으로 배치되어 있는 TM층;

포함하는 것을 특징으로 한다.

여기서, 상기 TM층은 투명금속이 일정한 간격으로 배치되어 있는 스트라이프 상이고, 상기 TM층은 상기 발광 다이오드 전극의 콘택부 외부의 전 영역에 배치된 것을 특징으로 한다.

또한 본 발명에 따른 발광 다이오드 제조방법은,

발광 다이오드의 질화갈륨층 상에 스트라이프 형상을 갖는 마스크를 사용하여 스트라이프 TM층 패턴을 형성하는 단계;

상기 스트라이프 TM층 패턴 상에 투명 금속층을 증착하는 단계; 및

상기 투명 금속층이 증착한 후, 에칭 고정을 진행하여 상기 스트라이프 TM층 패턴을 제거하여 투명 금속으로된 스트라이프 TM층을 형성하는 단계:를 포함하는 것을 특징으로 한다.

여기서, 상기 스트라이프 TM층 패턴은 SiO<sub>2</sub> 계의 물질을 사용하는 것을 특징으로 한다.

또한, 본 발명에 따른 다른 실시 예에 의한 발광 다이오드 제조방법은,

발광 다이오드의 질화갈륨층 상에 투명 금속막을 증착하고, 계속해서 포토레지스트막을 도포하는 단계;

상기 포토레지스트막 상에 슬릿 형상의 마스크를 사용하여 노광 및 현상 공정을 진행하여 스트라이프 포토레지스트 패턴을 형성하는 단계; 및

상기 스트라이프 포토레지스트 패턴을 따라 식각하여 스트라이프 TM층을 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 의하면, 발광 다이오드의 P 전극 콘택 부분에 배치되어 있는 TM층을 스트라이프 형태로 형성함으로써 활성층에서 발생하는 광이 상기 TM층에 의하여 흡수되는 광량을 최소로 하여 광효율을 향상시킬 수 있는 효과가 있다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.

도 3은 본 발명에 따른 발광 다이오드의 TM 메탈, P 전극, N 전극 구조를 도시한 평면도이다.

도 3에 도시된 바와 같이, 발광 다이오드(200)의 P 전극(203)과 N 전극(205) 부분은 상기 발광 다이오드(200)의 양측에 배치되어 있는데, 상기 N 전극(205)은 일정 단차를 갖고 배치되어 있다.

상기 P 전극(203) 하측에는 사파이어 기판(201)과 질화갈륨층, 활성층 등이 형성되므로 상기 N 전극(205)보다 높다.

상기 P 전극(203)이 콘택 되는 발광 다이오드(200)의 전 영역 상에는 투명 금속층으로 형성되어 있는 TM층(207)이 스트라이프(stripe) 구조를 하고 있다.

따라서, 본 발명에서는 활성층 상에 p형 질화갈륨층 (206)을 형성한 다음, 투명  
층으로 형성하는 TM층 (207)을 일정한 공간이 노출되도록 슬릿 형태로 상기 발광 다  
오드 (200) P 전극 (203) 전 영역에 배치하였다.

그러므로, 상기 P 전극 (203) 하부에 배치되어 있는 활성층으로부터 발생하는 광  
상기 TM층 (207)에서 흡수되는 양을 줄임으로써 외부로 방출되는 광량을 증가시켰

상기와 같은, 스트라이프 형상의 TM층 (207)은 SiO<sub>2</sub>를 이용하거나, 노광 공정을  
용하여 형성할 수 있고, 이에 대한 설명은 도 5a 내지 도 5c와 도 6a 내지 도 6c를  
조한다.

도 4는 상기 도 3의 B-B' 부분의 수직 단면도이다.

도 4에 도시된 바와 같이, 사파이어 기판 (201) 상에 N형 질화갈륨층 (Ga<sub>N</sub> : 202)  
성장시킨 다음, 상기 N형 질화갈륨층 (Ga<sub>N</sub> buffer layer: 202)이 형성된 일측에 N  
극 (205)을 형성한다.

상기 N형 질화갈륨층 (Ga<sub>N</sub> :202)이 성장되면, 상기 N형 질화갈륨층 (202) 상에 활  
층 (204)을 성장시킨다. 상기 활성층 (204)을 발광 영역으로서 질화인듐갈륨 (InGa<sub>N</sub>)  
로된 발광체 물질을 첨가한 반도체 층이다. 상기 활성층 (204)이 성장되면, 계속해  
P형 질화갈륨층 (206)을 형성한다.

상기 P형 질화갈륨층 (206)은 상기 N형 질화갈륨층 (202)과 대조되는 것으로, p형  
이온트를 첨가하여 형성한다. 그러므로 상기 N형 질화갈륨층 (202)은 외부에 인가되  
전압에 의하여 전자들이 이동하고, 상대적으로 상기 P형 질화갈륨층 (206)은 외부

인가되는 전압에 의하여 정공 (hole)들이 이동하는데, 이 전자와 정공이 서로 결합하여 발광하게 된다.

상기 P형 질화갈륨층 (206) 상에 투명한 금속계열의 TM층 (207)을 스트라이프 형으로 형성하여 상기 활성층 (104)에서 발생하는 광을 무과음을 향상시켰다.

상기 TM층 (207)을 형성하는 과정은 다음과 같다.

도 5a 내지 도 5c는 본 발명에 따른 스트라이프 구조를 갖는 TM 메탈 형성 방법을 설명하기 위한 도면으로서, 도 5a에 도시된 바와 같이, P형 질화갈륨층 (303)이 형성되면, 발광 다이오드의 P 전극, N 전극, 스트라이프 형태의 TM층 구조를 갖는 마스크를 사용하여 SiO<sub>2</sub> 재료를 사용하여 스트라이프 형상을 갖는 TM층 패턴 (301)을 형성한다.

그런 다음, 도 5b에 도시된 바와 같이, TM층 패턴 (301)이 형성된 P형 질화갈륨층 (303) 상에 TM 층 (307) 레이어를 증착하고, 도 5c에서 도시된 바와 같이, 상기 TM (307)레이어가 증착되면, 에칭 작업에 의하여 SiO<sub>2</sub> TM 패턴 (301)을 제거하여 스트라이프 구조를 갖는 TM층 (307)을 형성하게 된다.

또한, 스트라이프 TM층을 형성하는 또 다른 방법은,

도 6a 내지 도 6c는 본 발명에 따른 다른 실시 예에 의한 TM 메탈 형성 방법을 설명하기 위한 도면으로서, 도 6a에 도시된 바와 같이, P형 질화갈륨층 (403) 상에 TM 속막 (401)을 증착하고, 계속하여 포토레지스트막 (402)을 도포한다.

상기 포토레지스트막 (402) 상에 슬릿 구조를 갖는 마스크 (500)를 위치시키고 노 공정 및 현상 공정을 진행하여 도 6b에 도시된 바와 같이, 스트라이프 형상의 포토레지스트 패턴 (402)을 형성한다.

그런 다음, 도 6c에 도시된 바와 같이, 포토레지스트 패턴 (402)에 따라서 식각 공정을 진행하여 스트라이프 구조를 갖는 TM층 (407)을 형성한다.

이와 같이 본 발명에서는 발광 다이오드의 P 전극 영역에 배치되는 TM층을 스트라이프 구조를 갖도록 함으로써, 활성층에서 발생한 광이 외부로 방출되기전 TM층에 흡수되는 광량을 줄일 수 있다.

【발명의 효과】

이상에서 자세히 설명된 바와 같이, 본 발명은 발광 다이오드의 P 전극 콘택 부에 배치되어 있는 TM층을 스트라이프 형태로 형성함으로써 활성층에서 발생하는 광상기 TM층에 의하여 흡수되는 광량을 최소화 하여 광효율을 향상시킬 수 있는 효과가 있다.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라 누구든지 다양한 변경 실시가 가능할 것이다.

특허청구범위]

요구항 1]

기판, 제 1 질화갈륨층, 활성층, 제 2 질화갈륨층 및 전극을 포함하는 발광 다이오드에 있어서,

사파이어 기판 상에 배치되어 있는 N형 질화갈륨층;

상기 N 형 질화갈륨층 상의 일측에 배치되어 있는 N전극;

상기 N형 질화갈륨층 상에 배치되어 광을 발생시키는 활성층;

상기 활성층 상에 배치되어 있는 P형 질화갈륨층;

상기 제 2 질화갈륨층 상에 투명 금속이 소정의 간격으로 배치되어 있는 TM층;

포함하는 것을 특징으로 하는 발광 다이오드.

요구항 2]

제 1 항에 있어서,

상기 TM층은 투명금속이 일정한 간격으로 배치되어 있는 스트라이프 형상인 것을 특징으로 하는 발광 다이오드.

요구항 3]

제 1 항에 있어서,

상기 TM층은 상기 발광 다이오드 전극의 콘택부 외부의 전 영역에 배치되는 것을 특징으로 하는 발광 다이오드.

발광 다이오드의 질화갈륨층 상에 스트라이프 형상을 갖는 마스크를 사용하여 트라이프 TM층 패턴을 형성하는 단계:

상기 무명 금속층이 증착한 후, 에칭 고정을 진행하여 상기 스트라이프 TM층 패  
을 제거하여 무명 금속으로된 스트라이프 TM층을 형성하는 단계:를 포함하는 것을  
징으로 하는 발광 다이오드 제조 방법.

제 4 항에 있어서,


광 다이오드 제조 방법.

발광 다이오드의 질화갈륨층 상에 투명 금속막을 증착하고, 계속해서 포토레지  
막을 도포하는 단계;


상기 스트라이프 포토레지스트 패턴을 따라 식각하여 스트라이프 TW층을 형성하고, 상기 TW층을 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.

【도면】

도 1]



도 2]





u

Fig. 3]




Fig. 4]




Fig. 5a]




Fig. 5b)




Fig. 5c)




Fig. 6a)




Fig. 6b)





Fig. 6c)



# Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/KR04/002126

International filing date: 24 August 2004 (24.08.2004)

Document type: Certified copy of priority document

Document details: Country/Office: KR  
Number: 10-2003-0065634  
Filing date: 22 September 2003 (22.09.2003)

Date of receipt at the International Bureau: 04 October 2004 (04.10.2004)

Remark: Priority document submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b)



World Intellectual Property Organization (WIPO) - Geneva, Switzerland  
Organisation Mondiale de la Propriété Intellectuelle (OMPI) - Genève, Suisse